[ad_1]
为什么重要： WikiChip 上发布的一篇有趣的文章讨论了半导体行业中 SRAM 收缩问题的严重性。 制造商台积电报告说，尽管逻辑晶体管密度继续缩小，但其 SRAM 晶体管的缩放比例已经完全趋于平稳，以至于 SRAM 缓存在多个节点上保持相同的大小。 这并不理想，它会迫使处理器 SRAM 缓存在微芯片芯片上占用更多空间。 这反过来可能会增加芯片的制造成本，并阻止某些微芯片架构变得尽可能小。
几乎所有处理器都依赖某种形式的 SRAM 缓存。 缓存作为一种高速存储解决方案，由于其紧邻处理核心的战略位置，访问时间非常快。 拥有快速且可访问的存储可以显着提高处理性能，并减少核心工作所浪费的时间。
在第 68 届年度 IEEE 国际 EDM 会议上，台积电揭示了 SRAM 缩放方面的巨大问题。 该公司正在为 2023 年开发的下一个节点 N3B 将包括与其前身 N5 相同的 SRAM 晶体管密度，后者用于 AMD 的 Ryzen 7000 系列等 CPU。
目前正在为 2024 年开发的另一个节点 N3E 并没有好多少，其 SRAM 晶体管尺寸仅减少了 5% ……
从更广泛的角度来看，WikiChip 分享了台积电从 2011 年到 2025 年的 SRAM 微缩历史图表。该图的前半部分——代表台积电的 16 纳米和 7 纳米时代——显示了 SRAM 微缩如何不是问题，以及它如何在 2011 年变得更小一个快速的步伐。 但一旦该图达到 2020 年，缩放比例基本持平，三代台积电逻辑节点使用几乎相同的 SRAM 大小：N5、N3B 和 N3E。
随着逻辑晶体管密度仍在快速增长——在 N3E 的情况下高达 1.7 倍——但如果 SRAM 晶体管密度没有遵循相同的路径，随着时间的推移，SRAM 将开始消耗大量芯片空间。 Wikichip 用一个假设的 100 亿个晶体管芯片证明了这一点，该芯片在多个节点上运行。 在 N16（16nm）上，芯片很大，只有 17.6% 的芯片面积由 SRAM 晶体管组成，在 N5 上，这一比例上升到 22.5%，在 N3 上上升到 28.6%。
WikiChip 还报告说，台积电并不是唯一遇到类似问题的制造商。 英特尔还发现其英特尔 4 工艺的 SRAM 晶体管收缩明显放缓。
除非以某种方式解决这个问题，否则我们很快就会看到 SRAM 缓存占用处理器芯片空间的 40%。 这将导致必须重新设计芯片架构并增加开发成本。 制造商可能应对的另一种方法是完全降低缓存容量，这会降低性能。 但是，正在研究替代内存替代品，包括 MRAM、FeRAM 和 NRAM 等。 但就目前而言，这仍然是一个挑战，在不久的将来还没有明确的答案。
[ad_2]
Source link
